莱迪思推出.鼓励

莱迪思半导体公司日前宣布推出PAC-Designer混合信号设计软件6.1版本，更新支持莱迪思的Platform Manager、Power Manager II 和 ispClock器件。现在用Platform Manager器件进行设计的用户将能够访问日前宣布的Lattice Diamond 1. 软件设计环境。PAC–Designer 6.1和Diamond 1. 设计软件工具的整合将使Platform Manager产品成为实现更先进的数字设计的选择。一个自动化的模拟环境是设计软件整合的主要优势，而以前Platform Manager设计人员没有这样的环境。

莱迪思器件和解决方案的营销总监Shakeel Peera说道，“有了PAC – Designer 6.1和Lattice Diamond 1. 软件的整合，我们的用户将能够以更高的效率设计和模拟Platform Manager器件，同时仍然能够方便地使用广泛认可的PAC - Designer软件。 ”

令人不得不对他刮目相看。新的自动模拟功能

无论是通过Platform Manager的内部CPLD控制测试关键的模拟I / O引脚的功能，或是在Platform Manager的FPGA控制部分内，检查用Verilog或VHDL编写的增强数字控制功能的整合，PAC-Designer 6.1软件无缝地与Diamond 1. 设计工具相集成，以编译整个设计，构建必要的激励模板文件，然后在Aldec公司的Active - HDL模拟器内自动生成初始时序波形。在PAC - Designer 6.1软件中对先前复杂的手工设计流程进行了优化和自动化处理，生成所有必要的设计文件，只需点击鼠标就能提供初始时序流程图。

全面的模拟和数字设计支持

PAC-Designer 6.1软件为模拟工程师提供了一个基于GUI的设计方法，它使用直观的对话框配置Platform Manager的模拟部分; LogiBuilder设计方法将电源管理功能集成至芯片中的CPLD; LogiBuilder或Lattice Diamond Verilog/ VHDL设计方法集成数字电路板的管理功能至Platform Manager器件的FPGA部分。

PAC- Designer 6.1软件包括4个专门针对Platform Manager开发套件的参考设计，包括故障记录和监测，增强的闭环微调，长延时定时器和ADC电压测量。在莱迪思的站上提供与Platform Manager器件相配的11个参考设计 ，还包括PWM风扇控制、连接I2C Slave至 SPI Master和一个BSCAN1多个扫描端口寻址缓冲区。可直接从PAC- Designer 6.1软件中找到 1个额外的设计例子，提供指令和针对Power Manager II和ispClock器件的解决方案。

第三方设计工具支持

整合的PAC–Designer 6.1和Lattice Diamond 1. 软件包括适用于Windows的Synopsys公司的Synplify Pro高级 FPGA综合。还包括适用于Windows 的Aldec公司的Active - HDL莱迪思版II模拟器。

除了提供Synplify Pro和Active - HDL的OEM版本的工具，Synopsys公司的 Synplify Pro和Aldec公司的Active - HDL的完整版本也支持莱迪思器件。 Mentor Graphics公司的ModelSim SE和Precision RTL综合也支持莱迪思器件。

关于Platform Manager系列

电子产品杂志2010年命名的 “年度产品” 包括两款器件，LPTM10 - 1247和LPTM10 - 12107。LPTM10 – 1247器件可以监控12个电压幅度，并支持47个数字输入和数字输出，而LPTM10 – 12107可以监控多达12个电压幅度，并支持107个数字输入和数字输出。从功能上看，这些器件包括电源管理部分和数字电路板管理部分。电源管理部分包括可编程的阈值、精度为0.7％的精确差分输入比较块、48个宏单元CPLD、可编程的硬件定时器、一个10位模拟数字转换器和一个用于电源的微调和裕度微调块。数字电路板管理部分包括一个640 LUT的FPGA和可编程逻辑接口I/O。